|
阅读：1867回复：7
pci9054的ready信号该什么时候有效？
c mode,
计算机访问我的一个ram pci9054的ready信号该什么时候有效？ |
|
|
|
沙发#
发布于：2002-07-24 15:04
版主也没有什么建议吗？
|
|
|
|
板凳#
发布于：2002-07-24 19:41
我可以帮你问一下，不过得等几天，我们的硬件工程师出去旅游了
|
|
|
地板#
发布于：2002-08-09 18:28
When the PCI 9054 is a Bus Master, indicates that Read data on the bus is valid or that a Write Data transfer is complete. Used in conjunction with the PCI 9054 programmable wait state generator. When a Local Bus access is made to the PCI 9054,indicates that Read data on the bus is valid or that a Write Data transfer is complete.
这是PCI9054DATABOOK的一段有的原话. |
|
|
地下室#
发布于：2002-11-01 21:32
简单的说就是从ADS#的后沿（上升沿）到BLAST#的后沿（上升沿）期间。
|
|
|
5楼#
发布于：2002-11-07 14:36
但是，这样的话vhdl语言就不好弄了，怎么能有两个时钟的程序呢？
最后我用的是图形输入。 |
|
|
|
6楼#
发布于：2002-11-26 22:22
呵呵，，你可以用时钟来同步啊！
|
|
|
7楼#
发布于：2002-11-27 11:08
原理图输入可很好啊。vhdl 可在两个进程中也可以完成这样的工作呀
|
|