PCI9052＋FPGA/DSP卡的中断处理？

PCI9052＋FPGA/DSP卡的中断处理？

各位高人：

我PCI卡用pci9052芯片，后端硬件用的FPGA/DSP连接。用的是电平敏感型信号触发中断，高电平触发。

是不是这样？ 进入中断处理程序后，就控制pci的中断寄存器使中断disable，不再接受新的中断，等中断处理程序处理完成后，再放开中断控制位，使之可以重新接受中断信号。

是不是 等中断处理函数处理完毕后，我的硬件中断触发信号这时应该是低电平了，否则的话，又会重复调用中断函数，导致误操作！

请指教！我不胜感激！