问个pxa270的sdram配置问题 急

MDREFR[DRI]的配置主要是根据公式
DRI=(Refresh time*FREQ_MEM/rows-31)/32

FREQ_MEM指的是什么？
是mem_clk 还是sdclk？？

看网上有人写的文章，把我看糊涂了，他说FREQ_MEM=208MHZ，怎么算出的10ns？？

网络上的原文
http://www.cicmag.com/Ebook/0804/19.pdf

DRI=(Refresh time*FREQ_MEM/rows-31)/32 (4)
（4）针对不同的存储器进行具体的设置：设置SDRAM 的寄存器是MDCNFG，以下
小写的x 代表数字，MDCNFG[DCACx]和MDCNFG[DCACXx]决定列寻址所使用的地址线，
MDCNFG[DSA1110_x]和MDCNFG[DADDRx]决定寻址方式，MDCNFG[DTCx]由SDRAM
的AC 特性决定（需查SDRAM 数据手册[11]），其它位较简单，不再一一列举；如果存储
器是Flash ， 则需要设置MSC0/1/2 ， 主要的几个位为MSC[RRRx] 、MSC[RDNx]和
MSC[RDFx]。
本平台工作在 520MHz，根据上面的步骤进行基本配置，使得运行模式频率（run-mode
frequency）为208MHz，FREQ_MEM 与系统总线频率一样，为208MHz，SDRAM 的时钟
频率为FREQ_MEM 的一半104MHz。下面主要介绍SDRAM 和Flash 的设置和优化过程，
Flash 型号为Intel E28F128 J3A150，接nCS0，SDRAM 型号为hynix HY5W5A6DL F-PF，接
到CPU 的SDRAM Partition0。
SDRAM 的控制主要是需设置MDREFR[DRI]和MDCNFG[DTCx]，查阅HY5W5A6DL
F-PF 数据手册可知tRAS 不得大于100ms，根据公式（4），DRI<[100000ns/(13*10ns)-31]/3
2=23=0x17，可以将MDREFR[DRI]设为0x16；由SDRAM 的tRC、tRCD 和tRAS 三值可以
确定MDCNFG[DTCx]值为0b01。

查看cpu相关文档，developer's manual