Xilinx公司的XC2S200E-6FT256可实现的I/O速度

使用XC2S200E-6FT256的FPGA实现Pipeline方式的SSRAM接口，接口采用LVTTL（3.3V,4mA方式），那么外部CPU的SRAM接口采用Pipeline方式从FPGA内部的RAM读取数据的速度能够达到多少MHz？也就是CPU的SRAM接口和FPGA之间的Pipeline接口的时钟速度可以达到多少MHz？其中两种速度的CPU的SRAM接口的Tsu（时钟上升沿之前数据有效的最少时间）分别为5.0ns和3.1ns。