wanghao3386
驱动牛犊
驱动牛犊
  • 注册日期2003-06-30
  • 最后登录2007-06-13
  • 粉丝0
  • 关注0
  • 积分10分
  • 威望1点
  • 贡献值0点
  • 好评度1点
  • 原创分0分
  • 专家分0分
阅读:1948回复:4

前辈请进:关于FPGA配置文件的下载问题(slave selcetMAP模式)

楼主#
更多 发布于:2003-06-30 17:19
小弟最近在一项目中用单片机下载fpga(xilinx xc2v3000)配置文件的工作,出现了以下问题:
    用slave selcetMAP模式进行下载,下载后检测到DONE信号线高,应该说明配置文件下载正确,CRC校验也通过。但是,FPGA的工作似乎有一部分功能丢失了(还有一部分正常,并且读写寄存器都是正常的,好像只是功能上的问题),我想可能是某些IO口没有打开或者某些寄存器状态不正确。但是不知道为什么,因为这个配置文件用JTAG下载后工作正常!
    后来想象可能是没有正常的start sequence,就在配置文件下载后又多加了几个cclk,用来保证cclk足够,但是仍旧失败。
    我们用的开发软件是ISE,我不知道用这软件生成 .m**文件之前应该对这种下载方式进行什么样的配置,还请大虾指教。我们是将这个.m**的文件的扩展名改成hex然后烧写到flash,再用单片机下载的。
    

[编辑 -  6/30/03 by  wanghao3386]
lllggg
驱动小牛
驱动小牛
  • 注册日期2002-05-04
  • 最后登录2007-01-07
  • 粉丝0
  • 关注0
  • 积分0分
  • 威望0点
  • 贡献值0点
  • 好评度0点
  • 原创分0分
  • 专家分0分
沙发#
发布于:2003-06-30 18:44
altera的APEX20K FPGA采用MCU配置完之后需要额外加40个DCLK才能运行,你只加几个是否足够?
(DEEP + BROAD + SIMPLE) & delicate
wanghao3386
驱动牛犊
驱动牛犊
  • 注册日期2003-06-30
  • 最后登录2007-06-13
  • 粉丝0
  • 关注0
  • 积分10分
  • 威望1点
  • 贡献值0点
  • 好评度1点
  • 原创分0分
  • 专家分0分
板凳#
发布于:2003-06-30 22:01
看了好多资料,也没 看到有关的 东西 ....
我只是看到书上说这个start sequence 的时序是done在第几个cclk,另外还有几个不知道什么玩艺,反正cclk没有超过6的.不过明天我倒是可以多加上几十个cclk.赫赫.....
wanghao3386
驱动牛犊
驱动牛犊
  • 注册日期2003-06-30
  • 最后登录2007-06-13
  • 粉丝0
  • 关注0
  • 积分10分
  • 威望1点
  • 贡献值0点
  • 好评度1点
  • 原创分0分
  • 专家分0分
地板#
发布于:2003-06-30 22:03
另外,我的fpga程序已经跑起来啦!寄存器的读写是正常的.有一些寄存器写入值后是正常功能的表现.有没有碰到过这种现象???
lllggg
驱动小牛
驱动小牛
  • 注册日期2002-05-04
  • 最后登录2007-01-07
  • 粉丝0
  • 关注0
  • 积分0分
  • 威望0点
  • 贡献值0点
  • 好评度0点
  • 原创分0分
  • 专家分0分
地下室#
发布于:2003-07-01 12:30
我没弄过xilinx东西,不过在配置ALTERA的FPGA没出现这种情况
(DEEP + BROAD + SIMPLE) & delicate
游客

返回顶部