DSP+CPLD之菜鸟问题 - Powered by phpwind

首页>硬件开发>硬件基础>DSP & PLD &FPGA>DSP+CPLD之菜鸟问题

回复

« 返回列表

lake 驱动小牛注册日期2001-09-04 最后登录2004-11-12 粉丝0 关注0 积分0分威望0点贡献值0点好评度0点原创分0分专家分0分加关注写私信	阅读：1362回复：2 DSP+CPLD之菜鸟问题楼主^# 更多只看楼主倒序阅读发布于：2003-09-16 12:50 请问我可不可以用DSP上面的CLKOUT直接接到CPLD的GCK管脚上面作为CPLD脉冲输入?
	喜欢0 最新喜欢：回复

zxw_top 驱动大牛注册日期2003-07-18 最后登录2020-04-26 粉丝0 关注0 积分1116分威望2537点贡献值0点好评度202点原创分0分专家分0分加关注写私信	沙发^# 发布于：2003-09-16 13:03 可以，全局输入时钟可以这样接当然你要注意设计的工作频率要大于输入时钟频率
	回复(0) 喜欢(0)

flytomoon 驱动巨牛注册日期2003-07-09 最后登录2004-10-18 粉丝1 关注1 积分0分威望0点贡献值0点好评度0点原创分0分专家分0分加关注写私信	板凳^# 发布于：2003-09-16 13:16 当然可以了！ :D
	回复(0) 喜欢(0)

发帖回复

« 返回列表

您需要登录后才可以回帖，登录或者注册