首页>硬件开发>硬件基础>DSP & PLD &FPGA>请介绍几本编写Verilog下的testbench的书！！！

回复

« 返回列表

zhangyanping

驱动小牛

驱动小牛

注册日期2003-02-23
最后登录2004-07-23
粉丝0
关注0
积分0分
威望0点
贡献值0点
好评度0点
原创分0分
专家分0分

加关注写私信

阅读：2482回复：7

请介绍几本编写Verilog下的testbench的书！！！

楼主^#

更多发布于：2003-11-04 17:04

现在刚进入FPGA设计的学习阶段，以前都是使用VHDL，现在因为具体情况，需要学习Verilog,可是需要编写testbench程序，以前没有如此的设计经验，所以感觉写起来非常困难，比如说初始化CLK，我明明写了 initial #5 clk=~clk;可是却没有仿真出时钟的波形出来，所以，希望高手可以介绍一些专门学习testbench编写方法的书，谢谢了！

回复

craftfox 驱动牛犊注册日期2003-11-03 最后登录2004-11-08 粉丝0 关注0 积分0分威望0点贡献值0点好评度0点原创分0分专家分0分加关注写私信	沙发^# 发布于：2003-11-04 19:56 可以看看Xilinx公司Foundation设计软件自带的帮助文档，相信你能从中获得很多有益的东西。
	回复(0) 喜欢(0)

link_bridge 驱动巨牛注册日期2002-11-28 最后登录2011-05-15 粉丝0 关注0 积分31分威望13点贡献值0点好评度2点原创分0分专家分0分加关注写私信	板凳^# 发布于：2003-11-04 20:33 这儿：
	附件名称/大小下载次数最后更新 2003-11-04_Verilog%20HDL%20Synthesis%20A%20Practical%20Primer.pdf (5245KB) 74 回复(0) 喜欢(0)

zhangyanping 驱动小牛注册日期2003-02-23 最后登录2004-07-23 粉丝0 关注0 积分0分威望0点贡献值0点好评度0点原创分0分专家分0分加关注写私信	地板^# 发布于：2003-11-05 13:59 多谢两位的支持，可是link_bridge，您链接的那个ip却无法看到，不知道怎么回事，不知道您是不是可以给我发到我的邮箱中，地址是：zhangyanping115@163.com 多谢了！
	回复(0) 喜欢(0)

link_bridge 驱动巨牛注册日期2002-11-28 最后登录2011-05-15 粉丝0 关注0 积分31分威望13点贡献值0点好评度2点原创分0分专家分0分加关注写私信	地下室^# 发布于：2003-11-05 18:27 再来！
	附件名称/大小下载次数最后更新 2003-11-05_Verilog.pdf (5245KB) 146 回复(0) 喜欢(0)

zhangyanping 驱动小牛注册日期2003-02-23 最后登录2004-07-23 粉丝0 关注0 积分0分威望0点贡献值0点好评度0点原创分0分专家分0分加关注写私信	5楼^# 发布于：2003-11-06 19:34 这次可以看到了，非常感谢！
	回复(0) 喜欢(0)

link_bridge 驱动巨牛注册日期2002-11-28 最后登录2011-05-15 粉丝0 关注0 积分31分威望13点贡献值0点好评度2点原创分0分专家分0分加关注写私信	6楼^# 发布于：2003-11-08 20:10 呵呵！互相帮助，共同进步！
	回复(0) 喜欢(0)

zhangyanping 驱动小牛注册日期2003-02-23 最后登录2004-07-23 粉丝0 关注0 积分0分威望0点贡献值0点好评度0点原创分0分专家分0分加关注写私信	7楼^# 发布于：2003-11-11 19:46 thanks for your encouragement.and i have read the book recommended by you and find it is very good.
	回复(0) 喜欢(0)

发帖回复

« 返回列表

您需要登录后才可以回帖，登录或者注册