阅读:2648回复:4
SDRAM 问题求助
在用VHDL 实现的SDRAM控制器进行读写数据的调试时,先写入一段数据再读出,发现读出来时每256次出一次错,也就是读到的数与写入的不一样,也不知道是读的时候出错了还是写进去的时候就已经错了,请问哪位可以帮忙解答,谢谢!
|
|
沙发#
发布于:2008-07-04 12:12
学习中 呵呵!
|
|
板凳#
发布于:2008-09-20 13:51
监测一下看哪里错了
|
|
地板#
发布于:2008-09-23 10:41
看是不是地址线的问题
|
|
地下室#
发布于:2009-01-11 22:15
时序的问题。
不知道你解决了没有。这是时序的问题。在你计数达到256后,应该产生了一个终止信号,该信号改变了数据。 |
|
|