|
阅读：2223回复：9
vhdl子程序调用问题
一个循环移位寄存器，首先作了一个包（cpac）用一个procedure shift来实现循环移位,然后在程序（bsr）中调用这个procedure来实现循环移位寄存器的功能。问题就在于。在bsr中调用procedure shift时编译无法通过，提示“subprogram error:can not interpret subprogram call”.我把信号类型换成整数编译就可以通过。请指点一二
|
|
|
|
沙发#
发布于：2002-12-13 09:18
你提供的例子除了shift(din,dout);有点毛病外，编译通过，这个是改好的，还是原来的
|
|
|
板凳#
发布于：2002-12-14 01:24
原来的std_logic类型的，编译无法通过的那个
|
|
|
地板#
发布于：2002-12-14 11:05
我编译通过了，synplify综合，quartus编译
|
|
|
地下室#
发布于：2002-12-15 20:26
我是用max+plus2的base10.0编译的，
到哪里去下载quartus，请指点 [编辑 - 12/15/02 by amei] |
|
|
5楼#
发布于：2002-12-16 08:56
altera网站上就有，你还是先用synplify综合一下
|
|
|
6楼#
发布于：2002-12-17 22:53
编译不同过，也可以综合吗？
|
|
|
7楼#
发布于：2002-12-18 08:47
先综合，用生成.edf or .vqm文件作为源文件编译
|
|
|
8楼#
发布于：2002-12-18 12:15
请教：先综合在编译与存成 vhd文件编译有何区别？
|
|
|
9楼#
发布于：2002-12-18 16:36
直接编译包括了综合，但是像maxplus,quartus并不如专门的综合工具综合的好，甚至有些语句不支持，或是支持的不好
|
|