求助：哪位有同步/异步混合电路(50分)

学校的课程设计需要实现一个同步/异步混合电路（自由选择），所以现在需要一个不太复杂的电路的电路图以及VHDL描述，哪位能提供一个啊？谢谢啦！50分酬谢！

这太容易了。只是我只会verilog HDL.下面一段代码是通讯中的差分电路，就是混合的。
input  dat_in;
input  clk;
output dat_out;
reg x1;
always@(posedge clk)
  x1=dat_in;
assign dat_out=dat_in ^ x1;
电路图不好画。意思是dat_in的当前值和它的前一拍的值（x1）模二加。


 

先谢谢啦！不过还不大明白（主要是我不懂Verilog），能不能再仔细解释一下什么意思啊？谢谢了！！