|
阅读：2134回复：3
xilinx的CPLD开发流程问题？
我刚刚接触CPLD，以前就是学过一点VERILOG语言。问一下CPLD的开发流程：是这样的么，首先写源程序和约束文件（constaint file),然后仿真，最后下载，是不是比FPGA开发步骤简单。
|
|
|
沙发#
发布于：2004-03-10 10:08
开发流程：是这样的，首先写源程序,然后仿真，写约束文件（constaint file),后仿真，最后下载.
|
|
|
板凳#
发布于：2004-03-14 08:46
我用ispLEVER的开发流程：
1、选型 2、写源程序（或symbol），编译成sym，通过。 （可选：写测试向量文件（.abv）做波型测试） 3、画原理图（.sch），做DRC，通过。 4、如果在第3步没有加pin constaint的话，用 ispLEVER自带的Constaint Editor给信号指定引脚。 5、fit design，成功后生成jed文件 6、下载入真实设备，运行调试! |
|
|
|
地板#
发布于：2004-03-15 15:00
我开发流程：（XILINX ISE+ModelSim）
选型（主要是根据项目所需资源而定，以后可以更改） ; 写源程序（VHDL），用Synplify编译，通过 , 生成TBW测试向量文件做波型测试；如果波行有问题，察看原理图（.sch），更改源程序。 根据PCB板定义管脚约束、fit design，成功后生成jed文件 通过下载线下载 |
|