输出为什么出问题

楼主^#

更多发布于：2004-04-25 23:24

我写的一个小RAM程序，定义一个init_out :out : std_logic_vector(15 downto 0);
我在一个进程对init_out赋值，我在modelsim里面仿真的时候init_out的值变化正常
但我用synplify综合后在MAXPLUS里面仿真却init_out没有正确变化值一直是 0
请大侠指点

喜欢0

发帖回复

« 返回列表

您需要登录后才可以回帖，登录或者注册

返回顶部

输出为什么出问题

最新喜欢：