luhuajun9999
驱动牛犊
驱动牛犊
  • 注册日期2004-05-13
  • 最后登录2005-08-25
  • 粉丝0
  • 关注0
  • 积分0分
  • 威望0点
  • 贡献值0点
  • 好评度0点
  • 原创分0分
  • 专家分0分
阅读:2292回复:12

Altera编译器74系列的LPM能否转换成VHDL?

楼主#
更多 发布于:2004-06-09 10:08
Altera的编译器(maxplusII或quartusII)LPM库的74系列block能不能转换成VHDL语言?
我现在用LATTICE的LEVEL编译器,里面的74系列库很少就连74HC74都没有,想把Altera中74系列的BLOCK移植过来.在LEVEL中画个BLOCK用VHDL描述就行了.

是否可以请教各位高人!
link_bridge
驱动巨牛
驱动巨牛
  • 注册日期2002-11-28
  • 最后登录2011-05-15
  • 粉丝0
  • 关注0
  • 积分31分
  • 威望13点
  • 贡献值0点
  • 好评度2点
  • 原创分0分
  • 专家分0分
沙发#
发布于:2004-06-09 10:24
可以的!
也很容易实现的。
luhuajun9999
驱动牛犊
驱动牛犊
  • 注册日期2004-05-13
  • 最后登录2005-08-25
  • 粉丝0
  • 关注0
  • 积分0分
  • 威望0点
  • 贡献值0点
  • 好评度0点
  • 原创分0分
  • 专家分0分
板凳#
发布于:2004-06-09 11:00
版主能否详细解释一下怎么转换?非常需要
恳请指教,万分感谢!
link_bridge
驱动巨牛
驱动巨牛
  • 注册日期2002-11-28
  • 最后登录2011-05-15
  • 粉丝0
  • 关注0
  • 积分31分
  • 威望13点
  • 贡献值0点
  • 好评度2点
  • 原创分0分
  • 专家分0分
地板#
发布于:2004-06-09 11:17
用vhdl硬件语言实现相应的74功能呀。
link_bridge
驱动巨牛
驱动巨牛
  • 注册日期2002-11-28
  • 最后登录2011-05-15
  • 粉丝0
  • 关注0
  • 积分31分
  • 威望13点
  • 贡献值0点
  • 好评度2点
  • 原创分0分
  • 专家分0分
地下室#
发布于:2004-06-09 11:18
就是将图形改成语言。
luhuajun9999
驱动牛犊
驱动牛犊
  • 注册日期2004-05-13
  • 最后登录2005-08-25
  • 粉丝0
  • 关注0
  • 积分0分
  • 威望0点
  • 贡献值0点
  • 好评度0点
  • 原创分0分
  • 专家分0分
5楼#
发布于:2004-06-09 12:53
我的意思是让Altera编译器把LPM库中74系列的BLOCK转换成VHDL的形式.
用LATTICE的编译器的时候直接把Altera中74系列相应的VHDL代码复制过来,省得自己编写.因为LATTICE的编译器库少而Altera的编译器74系列库很全有300多个.
自己编写的程序肯定不够精简,有时还产生毛刺.

link_bridge
驱动巨牛
驱动巨牛
  • 注册日期2002-11-28
  • 最后登录2011-05-15
  • 粉丝0
  • 关注0
  • 积分31分
  • 威望13点
  • 贡献值0点
  • 好评度2点
  • 原创分0分
  • 专家分0分
6楼#
发布于:2004-06-09 13:15
用的quartus吗?
link_bridge
驱动巨牛
驱动巨牛
  • 注册日期2002-11-28
  • 最后登录2011-05-15
  • 粉丝0
  • 关注0
  • 积分31分
  • 威望13点
  • 贡献值0点
  • 好评度2点
  • 原创分0分
  • 专家分0分
7楼#
发布于:2004-06-09 13:16
如果是的话可以:file->create/update->create hdl design...
luhuajun9999
驱动牛犊
驱动牛犊
  • 注册日期2004-05-13
  • 最后登录2005-08-25
  • 粉丝0
  • 关注0
  • 积分0分
  • 威望0点
  • 贡献值0点
  • 好评度0点
  • 原创分0分
  • 专家分0分
8楼#
发布于:2004-06-09 13:59
非常感谢版主!!
我用的是maxplusII 10.2,那我的学学quartusII
maxplusII好象没有这个功能
link_bridge
驱动巨牛
驱动巨牛
  • 注册日期2002-11-28
  • 最后登录2011-05-15
  • 粉丝0
  • 关注0
  • 积分31分
  • 威望13点
  • 贡献值0点
  • 好评度2点
  • 原创分0分
  • 专家分0分
9楼#
发布于:2004-06-09 14:13
create default include  file
应该也可以,你仔细试试。
link_bridge
驱动巨牛
驱动巨牛
  • 注册日期2002-11-28
  • 最后登录2011-05-15
  • 粉丝0
  • 关注0
  • 积分31分
  • 威望13点
  • 贡献值0点
  • 好评度2点
  • 原创分0分
  • 专家分0分
10楼#
发布于:2004-06-09 14:14
muxplus里面
file->create default include  file
应该也可以,你仔细试试。
luhuajun9999
驱动牛犊
驱动牛犊
  • 注册日期2004-05-13
  • 最后登录2005-08-25
  • 粉丝0
  • 关注0
  • 积分0分
  • 威望0点
  • 贡献值0点
  • 好评度0点
  • 原创分0分
  • 专家分0分
11楼#
发布于:2004-06-09 14:40
非常谢谢版主的热心解答!!
不过这样的VHDL程序只能用在ALTERA的编译器不能移植.
所产生的VHDL程序还是调用了库然后PORT MAP,并没有对LPM中74系列的BLOCK功能进行描述.

例如原理图输入用到74193,产生的VHDL框架如下:
.....--端口说明
b2v_inst : 74193
.....--端口PORT MAP到74193

74193只是调用了一下,并没有用VHDL编程.
不能把74193的功能移植到LATTICE LEVEL编译器上,LATTICE LEVEL的编译器好多74系列的库都没有,得自己从低层用VHDL编写.



link_bridge
驱动巨牛
驱动巨牛
  • 注册日期2002-11-28
  • 最后登录2011-05-15
  • 粉丝0
  • 关注0
  • 积分31分
  • 威望13点
  • 贡献值0点
  • 好评度2点
  • 原创分0分
  • 专家分0分
12楼#
发布于:2004-06-09 14:44
那看来还得用语言实现了。
游客

返回顶部