版块
论坛
喜欢
话题
应用
搜索
登录
注册
首页
>
硬件开发
>
硬件基础
>
DSP & PLD &FPGA
>
求助高手：关于使用锁相环后频率骤降的问题
回复
« 返回列表
paradise4u
驱动牛犊
注册日期
2004-08-23
最后登录
2004-09-03
粉丝
0
关注
0
积分
0分
威望
0点
贡献值
0点
好评度
0点
原创分
0分
专家分
0分
加关注
写私信
阅读：
932
回复：
0
求助高手：关于使用锁相环后频率骤降的问题
楼主
#
更多
只看楼主
倒序阅读
发布于：2004-09-02 19:34
保存
FPGA输入时钟为25M，在没使用锁相环时频率能到100M左右，
使用了锁相环频率骤降到26M，实在是郁闷阿，请问什么原因？
喜欢
0
最新喜欢：
回复
发帖
回复
« 返回列表
普通帖
您需要登录后才可以回帖，
登录
或者
注册
返回顶部
<div id="" class="core_pop_wrap" style="position:absolute;"> <div class="core_pop"> <div class="floot_like_pop"> <div class="pop_top"><a href="#" class="pop_close J_like_user_close">关闭</a>最新喜欢</div> <div class="pop_cont"> <ul class="cc J_like_user_list"></ul> </div> </div> </div> </div>
