首页>硬件开发>硬件基础>DSP & PLD &FPGA>在VHDL中可以用死循环骂？
回复
« 返回列表
501lsc
501lsc
驱动牛犊
驱动牛犊
  • 注册日期2001-10-04
  • 最后登录2005-05-18
  • 粉丝0
  • 关注0
  • 积分0分
  • 威望0点
  • 贡献值0点
  • 好评度0点
  • 原创分0分
  • 专家分0分
写私信
阅读：1767回复：1

在VHDL中可以用死循环骂？

楼主#
更多 发布于：2004-10-08 17:39
小弟我在看书上的程序，里面用了死循环，在max+plusII里编译时不通，系统提示说不能用死循环，所以想问一下？多谢了
喜欢0
回复
lllggg
lllggg
驱动小牛
驱动小牛
  • 注册日期2002-05-04
  • 最后登录2007-01-07
  • 粉丝0
  • 关注0
  • 积分0分
  • 威望0点
  • 贡献值0点
  • 好评度0点
  • 原创分0分
  • 专家分0分
写私信
沙发#
发布于：2004-12-04 15:36
贴点例子来看看。

硬件设计应该不存在死循环，基本上是你告诉编译器该怎么连线而已。
(DEEP + BROAD + SIMPLE) & delicate
回复(0) 喜欢(0)
游客

关于phpwind联系我们问题反馈程序建议

Powered by phpwind v9.0.2 ©2003-2015 phpwind.com 京ICP备05006834号

返回顶部