求助：verilog时钟问题

楼主^#

更多发布于：2004-11-11 20:11

用verilog编写了两个模块,两个模块使用同一个时钟,第一个模块在时钟上升沿把数据放到数据总线,第二个模块在时钟下降沿读数据,可是用quartus后仿真的时候第二个模块老是读不出数据.请问是怎么回事啊?先多谢各位了!

发帖回复

您需要登录后才可以回帖，登录或者注册