大家用的FPGA都稳定吗？

我总觉得没有掌握到布局布线的奥秘，相同的程序，只改变一点点无关紧要的地方，然后重新布局布线，得到的结果会相差很大，我无力挽救，不知诸位大侠有何高招？ :(

这无关FPGA的稳定问题。 做FPGA设计关键要时刻想象和推测对应的物理单元，有时侯逻辑只是上一点改动，但综合工具会截然不同的理解，得到的结果确实会相差很大。 但一旦代码加载，FPGA的运行是很稳定的。

事实上,这都是我们理想中的状态,对于一个低频的FPGA可能是这样子,但对于高频则不燃,即使你下载正常,也会出现问题,我用的FPGA采用双频输入,100多兆的32位数据输入及处理,通常为了一个成熟的程序,需要生成7,8个文件,这些文件就象楼主说的,加一些无关紧要的东西,需要测试一个月才能给用户,相关因素主要是温度,芯片的个体差异(批次),电源的稳定性等.

偶不这样认为。
FPGA芯片本身的运行是很稳定的；温度、芯片的个体差异(批次)、电源的稳定性等相关因素的影响，不是因为FPGA本身运行有问题，而是在时序、信号质量等方面的设计余量太小。至于交付前的测试，那时任何产品的必须环节，它可以发现一些设计上的缺陷，这和FPGA本身的稳定性无关。比如，电源纹波太大、或者信号建立时间过短等等，在某种条件下（如温度升高）都可能会导致原来正常FPGA的处理结果出错，但这不是FPGA问题，是设计问题。
在一个成熟的公司里，除了开发人员进行逻辑设计，还要有测试人员进行逻辑审查，最后还要编写测试用例对逻辑进行从信号质量到功能实现的全面测试。原因很简单，有设计就应该有审核和验证，才能保证产品质量。

我同意斑竹的意见,我觉得高频不稳定,应该是条件更加苛刻,需要留出足够的裕度才行.我现在用的频率不是很高,25MHz,我在想,是不是一个好的FPGA的编程人员应该对每个程序分析其可能的逻辑组成呢?大家是这样吗?

斑竹有理,的确如此,另外我还是觉的芯片内部走线布局,也对系统的稳定性有影响,信号之间的干扰啊,而我们人工干预的可能性很小(大的软件).我现在在我的老软件已经成熟的程序上加了几个功能就加不上,耗了几个晚上了,逻辑都没问题,就是不稳定,急人啊.

me too,我觉得也是,我感觉自己不知如何加限制条件,如何使之布局布线最优,往往只是选择编译软件的默认配置,不知该如何优化,困扰中...