|
阅读：1412回复：3
招聘糗事
前几天，去夏新参加面试，在一切都蛮顺利，最后面试人忽然问了一个问题：DSP在有些管教不用的时候，要接上上拉电阻，或是下拉电阻，你能告诉我为什么么？当时就晕倒！虽然总是这样做，但是真要问原因，真的不知道诶，请问各位大侠？
为什么要接上拉电阻，和下拉电阻，作用是什么？谢谢 |
|
|
|
沙发#
发布于：2004-12-23 12:20
某些CMOS器件的I/O口（不光是DSP）不具有输入锁定功能，如果输入浮空可能使输入不确定而导致器件自激振荡，小则影响稳定性，大则可损坏器件。为稳妥起见，除非数据手册明确说明不用的输入可以悬空，CMOS器件输入引脚都应当接上/下拉电阻。
|
|
|
|
板凳#
发布于：2004-12-23 16:35
哦，知道了，太谢谢了，我还想问，对于输出管脚，是不是没有这个要求呢？
其它非CMOS器件有什么要求 |
|
|
|
地板#
发布于：2004-12-23 17:43
呵呵，那就给5分吧。
不用的输出管脚，一般不用管的。但在高速电路里，有的设计为了EMC考虑，将不用的时钟输出通过阻容串接到地，是可取的。 双极型芯片输入悬空就是逻辑1，也不用管――不过现在很少有芯片采用这种工艺了 |
|
|