|
阅读：1560回复：3
用FPGA做DDR控制器
那位兄台有过用DDR芯片设计的经验，或设计过DDR控制器的大侠，请指导一下DDR的工作时序。其中DQS信号有个preamble和postamble这个时间它的电平是多少？DQS平时不工作时的电平又是多少？因为从芯片的datasheet上看到的内容还不足以理解DDR的工作时序。请大侠指教。谢了！
|
|
|
沙发#
发布于：2004-12-28 15:40
DDR的控制器，呵呵，还没做过。但在ALTERA的网站上看到过蛮详细的application note，你可以去找找看。：）
|
|
|
板凳#
发布于：2004-12-29 16:28
前几天我才结束ＤＤＲ的设计，对它的时序我很熟悉！
ＤＱＳ在写数据时，和时钟的时序是一样的，是作为输出的，在读数据时，作为输入，也是和时钟是同步的．其他时候为高阻． 还有不懂的可以问我，呵呵！ |
|
|
地板#
发布于：2004-12-30 09:12
谢谢了！有不明白的再讨教。
|
|