DM642 VP采集通道的EDMA传输机制大讨论！

BT656格式但通道的采集VP0配置，FIFO为Y分量分配1280bytes，为Cb分量分配640bytes，为Cr分量分配640bytes，不知大家看641或642的datasheet及VP通道资料时碰到过没有，有几点疑惑：

1、VP0 FIFO的源地址 Y FIFO Source Register A为0x74000000，而Y FIFO Destination Register A为0x74000020，前者为EDMA传输时的源地址，后者指什么？

2、DDK中Y用到EDMA通道16，Cb用到17，Cr用到18，每一个EDMA事件完成后是link其他通道还是加载本通道EDMA参数？

3、FIFO中每个分量是同时满的，之后怎么去通知EDMA控制器以触发EDMA传输的？ 当没有视频输入时FIFO还会出现FULL去通知EDMA吗？

自己顶，

BT656格式的FIFO为Y分量分配1280bytes缓冲，采集到720bytes时就去写VCTHRLD（增加1），如果有EDMA等待时，就进行EDMA传输，同时VCTHRLD减1。

附带采集时的port及channell及EDMA配置，希望给大家有些帮助