阅读:4353回复:22
大家回贴呀!vhdl 与verilog hdl 那个有前途
回帖吧,俺分不够
|
|
沙发#
发布于:2002-12-13 13:55
做好了,那个都有前途
|
|
板凳#
发布于:2002-12-13 16:25
现在越来越多的公司都改用VERILOG了,容易上手。
|
|
地板#
发布于:2002-12-13 20:48
VERILOG象汇编
VHDL象C |
|
地下室#
发布于:2002-12-14 11:04
虽然没学过verilog,不过他才像c
|
|
5楼#
发布于:2002-12-15 14:09
VERILOG象汇编 |
|
6楼#
发布于:2002-12-15 16:41
Verilog好象无法进行系统级的描述吧。
|
|
|
7楼#
发布于:2002-12-16 09:21
各有优势,目前任何一个不可能一统天下
|
|
|
8楼#
发布于:2002-12-24 10:27
VERILOG一般用于芯片级的设计,易于上手
VHDL一般用于系统级的设计,难度较大。 |
|
9楼#
发布于:2002-12-27 13:32
VERILOG象汇编 verilog 象C,更容易模块化! |
|
|
10楼#
发布于:2002-12-31 13:34
踏踏实实的学,不管是学哪种语言,都可以的。
Verilog语法上接近C,对于有C语言基础的人比较容易上手。今后的 趋势是用C/C++作硬件的设计,更确切的说是作系统设计,由开发工 具自动进行软硬件的划分,硬件部分在行为级描述,由开发工具进行 高层次综合(现在主流的IC设计方法还是在寄存器传输级用HDL进 行描述)。随着EDA工具的强大,及HDL开发方法的普及,IC设计门坎 也逐渐降低。我隐约觉得,以后也会有个什么IC蓝领的称谓。遂在此 压力下埋头去读书了。 |
|
11楼#
发布于:2003-02-05 22:42
坚决反对说“VERILOG象汇编,VHDL象C ”。
应该是“VERILOG象C,VHDL象BASIC吧 ” |
|
|
12楼#
发布于:2003-02-10 15:16
国内用vhdl国外用verilog。
|
|
13楼#
发布于:2003-02-11 11:46
VERILOG象汇编说反了吧。 |
|
|
14楼#
发布于:2003-02-14 10:34
做什么都一样。做好了都可以。工具不是只有一种就可以得。
verlog 我觉得不像c 毕竟连大括号都不用。更象fortune vhdl 象pascal和vb混合语言。 用起来在做行为级描述时都一样。 vhdl写起了会长一些。引用模块比较麻烦。 数据类型需要转换。 verlog赋值总是要加类型说明(很烦)但没有类型转换。 更接近硬件。 |
|
15楼#
发布于:2003-02-22 12:55
艺不压身!!!
|
|
16楼#
发布于:2003-02-27 10:16
我学的是VHDL
;) ;) |
|
17楼#
发布于:2003-02-27 17:08
不管学什么最主要的是学精,不论做什么最主要的是专心,三心二意即是学再有前途的东西也是没用的。
所以建议踏踏实实去钻研,什么都可以,毕竟现在看差别不大,而且只是一种语言而已,不行将来再学新的,现在的人就要有活到老学到老的精神。 |
|
|
18楼#
发布于:2003-03-04 11:52
真正有前途的不是vhdl和verilog,而是你自己!!!努力吧朋友! :P
|
|
19楼#
发布于:2003-03-04 22:40
支持,正学VHDL
|
|
上一页
下一页