好冷亚，弱弱的问题，D锁存器的边沿触发特性怎么理解？

最近看数字逻辑与计算机设计，里面讲到因为主锁存器是D所存器，所以主D-从SR触发器执行边沿触发行为，而不是主从或脉冲触发行为。这句话一直不理解，边沿触发是指在上升沿或下降沿的时候状态才有可能改变，但是D锁存器，当控制信号使能的时候，输出也是随输入改变而改变的，跟SR触发器是一样地亚，为什么SR就不叫边沿触发？小弟初学，请各位指点一下

时钟触发器分为两大类：一类是在CP的全部作用时间内触发器的输入信号都可能影响输出状态，称为脉冲触发器，另一类触发器的输出状态仅仅取决于CP脉冲的边沿。
D触发器是边沿触发器，只有在CP脉冲的边沿输出才有可能变化，RS触发器是脉冲触发器，只要时钟处于有效状态输出都会随输入变化。
所以，D触发器和RS触发器是不一样的。

D触发器,除了输入端D之外，还有一个时钟输入:CLK. 当你只改变D时,输出是不会变的，只有当CLK的上升沿(或者下降沿,取决于芯片)到来时,这个输入信号才能锁存到芯片中，从而引起输出端状态改变.