时钟发生电路请教！

一般的单片机时钟电路都是在两个时钟引脚上接一个晶振，
不知道如果单读一个时钟电路是怎样的？如果没有单片机芯片，但是需要一个时钟信号，电路该怎么画？


[编辑 -  4/5/05 by  ceiba]

买一个有源晶振就可以了；
有源晶振的管脚一般包含：1、电源；2、地线 3、输出时钟信号
                        4、NC（不用）


[编辑 -  4/5/05 by  yangzebin]

谢谢！不过以前没有用过有源晶振，这个贵吗？
我的电路需要两路时钟信号，一个是6MHz的，用于MCU，另一路需要单独一路时钟信号，3.5795MHz，是不是必须要用有源晶振，那有没有其他更好的解决办法？

以前市场上有源晶振很多，现在我们这里很难见。
无源晶振的常用电路如下图所示，图中电容参数与振荡频率有关（6M和4M配103左右的电容调试），电阻为500欧左右的金属膜电阻，功率不作要求。无源晶振的频率可以是所需频率的若干倍频，然后进行分频处理。

[编辑 -  5/13/05 by  cf_John0]

谢谢楼上！顺便问一下，那个非门的芯片现在一般都是用什么型号？

谢谢楼上！顺便问一下，那个非门的芯片现在一般都是用什么型号？

手头最常用的是74HC04或74LS04。

十分感谢楼上！

买一个有源晶振就可以了；
有源晶振的管脚一般包含：1、电源；2、地线 3、输出时钟信号
4、NC（不用）


[编辑 - 4/5/05 by yangzebin]


好像不对吧，应该是1NC（不用）、；2、地线 3、输出时钟信号
4、电源

北京数字信号处理研究中心
★FPGA系统设计 高级培训班  2005年8月13日－8月16 日  北京  

本培训内容属于FPGA的高级设计培训，内容涉及FPGA内容设计、FPGA外部高频电路设计方法和Cadence软件的使用技巧、基于嵌入式系统的实时多任务操作系统等内容。为了兼顾大家的水平不一致的实际情况，所以培训内容中也简单介绍了整个设计的完整流程和设计的关键环节的使用技巧。

培训内容

第1 讲: FPGA设计流程

图形用户界面设计流程、EDA工具设计流程、命令行设计流程

第2 讲: 设计输入

第4 讲: 仿真

第5 讲: 布局布线

第14 讲:使用Cadence软件设计FPGA高频电路

第15 讲:基于嵌入式系统的Ucos-II实时多任务操作系统使用技巧


★高频电路设计 仿真和Cadence软件使用的培训班
   2005年7月22日－7月24日 北京  2005年8月 5日- 8月7日  上海

(1) 高速嵌入式系统原理图设计

(2) 高速PCB系统设计

(3) Cadence 工具使用培训

欢迎来电咨询详细课程内容；欢迎在本公司网上报名



★PCI/CompactPCI总线设备开发的培训班    2005年7月22日－7月25日  北京   2005年8月05日－8月08日  上海

 培训内容：

(1) PCI总线设备基础知识

(2) PCI总线设备的原理图和PCB图设计

   3-6略

(7) PCI总线设备上层应用程序的开发，包括：设备名的标识方式、设备接口注册、设备驱动程序的访问、应用程序的开发实例

（8) PCI总线设备的安装和调试，包括：INF文件和驱动程序的调试

     欢迎来电咨询或在本公司网上报名.
★ 参加人员：

高校、科研院所和企业从事FPGA设计的软硬件工程师或教学人员。

★ 报名办法：

凡参加培训班的同志，请用正楷认真填写报名回执，可邮寄亦可用传真报名。我们将根据报名先后顺序发送报到通知。并详告具体报到时间、地点及行车路线。

地    址：北京市83－055信箱 （邮编：100083）

联系电话：010－ 62036404 62080498

传    真: 010－ 62359586 62080497

网    站：www.cyclone.com.cn