求救：9054卡读取Local RAM只能读取一个数据

按照PLX 9054RDK的原理图做了一块采集卡，为C模式。EEPROM的内容与SDK中给出的9054Rdk-Lite.eep一样。驱动程序也直接采用SDK中给出的驱动。用PLXMon对S0读数据时，只能读出第一个数据，其余都是FFFFFFFF,此时再读EEPROM内容，则全为FFFF,如果此时退出PLXMon，则需重新启动，否则找不到9054卡,有时会死机。用windriver对Bar2空间读时，也时一样。(LReady#已拉低)。
经检测，发现LHOLD，ADS#和LBLAST#信号在最初开始读的时候，出现2~3次有效波形后就再没有效波形出现。
请问这种情况会是由哪些情况引起的？我应该如何解决？急呀，谢谢。
电路图我已和RDK的对照过了，完全一样。

修改MARBR[28][24],或者LBRD0[31:28][5:2]试试

谢谢teleboy。
我试了一下，但只是有时能多读出几个数据，但最后现象还是一样。这个应该不是根本原因吧。请问还有其他可能的原因吗？

现在发现LReady#引脚在读取过数据后，有1V左右的连续波形（由于我的示波器只有100M带宽，估计是方波），奇怪的是我在FPGA中已将LReady#置低了，而且在EEPROM中也将Ready#设为无效了。为什么还会有波形呢？难道9054还对它有影响吗（DS方式下）？
我这个现象是不是9054在等待Local端的某个回应信号呢？哪位大侠指点下迷津呀，谢谢

ready#可以作为输入，也可以作为输出，你无效的只是它的输入，而输出是肯定有的

可是在DS方式下，Ready#是由Local端提供的呀。
我现在使能Ready#的输入，在DS方式下读数据。
用示波器可以看到，在读入第一个数据时，LHOLD,LHOLDA，ADS#和
BLAST#信号波形都正确，再读数据则都无信号，而此时ready#脚是连续脉冲波形。周期约是60ns。
按照正常情况，当读数据时Ready#应该为一脉冲信号呀，读完以后，回到高电平，而不是连续脉冲波形。在FPGA中对Ready#信号生成也正确呀。

走了个极端，将LBRD0[5:2]设为F,并将ready#禁用，现在好像正常了一些。多谢teleboy

呵呵，不用谢
也没什么，我也是那几个寄存器搞来搞去，慢慢试吧
多多交流
另外，还有一些问题想请教你，给你发邮件了

一起讨论吧，我也是刚开始学9054。
10月1日还在调板子的只有我们被老板压迫的学生了。