我的9054卡能读RAM但不能写,请教9054时序问题

一个奇怪的现象，如果将ADS#信号延迟一个时钟周期作为ready#信号，感觉好像9054捕获不了ready#,示波器上观察到LHOLD和LHOLDA持续高电平以及LBLAST#为低电平。但是将ADS#信号延迟7~15个时钟周期作为ready#信号，却能正确读取RAM中的数据，波形都正确。而另一块4层板（原理图一样，都是RDK的翻版），却无需等待时间，可正常读写，请问这是什么原因？
从而引发了另一个问题，我的9054卡不能写RAM,从手册上看，写数据是在ADS#有效后第一个周期送出，是否ready#信号也应该在ADS#有效后第一个周期送出呢？但这样9054捕获不了ready#。如果延迟7~15个周期，可以看到LBLAST#信号有效也持续7~15个周期，LHOLD和LHOLDA也正确，但一读就死机。请问是硬件问题吗？

首先谢谢Tom老大的回信。
ready#信号由FPGA将9054发出的ADS#信号经过一个D触发器形成。这样的话，读数据死机，用示波器观察得到LHOLD和LHOLDA都为高，LBLAST为低，感觉就象9054没有收到ready#信号，导致9054始终处于等待ready#信号中。
如果ready#信号由FPGA将9054发出的ADS#信号经过7~15个D触发器形成。则一切正常，波形也完全正常。

可是EEPROM和RDK-lite的一样呀，ready#信号用示波器也能看到，可Lhold始终为高。好像9054在有效ADS#后有一段不应期似的。
如果将ready#输入无效，内部等待时间为0，也是一样，LHOLD始终为高，只有将ready#延迟ADS#几个时钟周期后9054才正常工作。
是不是9054内部有损坏呢？