cypress 68013 bug

我想将68013用在从FIFO模式，总是调不好，发现SLOE是输出信号，当SLRD出现时，SLOE总是输出一个2微秒的负脉冲，所以，干脆把SLOE断开了，此时，外部控制器（DSP）也能够读出FIFO的内容。
我还做了个试验，在程序中，一开始就将PA口配置为输出（不用于其它功能），然后，进入无限循环，在循环中，PA口交替输出0和255，在端口上能看到方波，唯独PA2（就是可以用作SLOE的那个脚）一直保持高电平。
请各位大侠指教！

我的PA2作为输出IO，用的挺正常。以前我的PA3也遇到类似的问题，后来发现是FPGA的问题。

我把PA口与外部的连接都断开了呀。