68013如何获得FIFO满和空的状态？以及如何利用这些状态来控制GPIF波形？

我的系统设计是这样：
PC端的数据通过USB接口发送到68013的端点2的FIFO，再通过68013的GPIF发送到其它的设备上。
在这里有2个问题：
1 GPIF在发送数据前需要知道FIFO中是否有数据，如果FIFO为空则停止向外发送数据。FIFO的状态为空如何知到，得到之后又如何利用这一状态来控制GPIF的波形？
2 PC端如何知道FIFO为满？PC端在FIFO之后停止发送数据之后，假如FIFO被清空之后，PC又如何知道FIFO为不满的状态？

GPIF我没用过，SLAVE模式下通过FLAGA-D四个FIFO的状态管脚来得知端点的状态。具体GPIF如何使用参照技术手册。

但是在GPIF模式下，那些管脚作为CTL信号使用了，不能用了啊