68013 Salve Fifo AutoOut模式的问题

这个问题几天一直搞不定，请路过大侠帮忙看看。多谢了！

使用EP2作为AUTOOUT， EP6作为AUTOIN； AUTOIN没有问题，可以正常发送数据到计算机；但是AUTOOUT，检测不到FIFOFULL，可以检测到FIFOEMPTY。
问题就是：发一个64Bytes包（USB1.1），出现FIFOEMPTY为高，表明缓冲区有数据，但是MCU读一次，也就是一个字节，FIFOEMPTY就变低了，数据就没有了。

问题现在基本定位为异步Slave Fifo模式读时序的问题。
通过波形观察，发现SLCS变低之前有很多RD信号，通过CPLD逻辑，把只对USB芯片访问时，输出RD信号，这个时候，读数据就正常了。

问题是： 难道读 USB Fifo时，即使SLCS为高电平， 通过RD的也能读Fifo中的数据？ 太奇怪了吧！！！

经过多次定位，基本上确定为IRD信号，会影响FIFO的指针。
请大侠们帮助分析一下， 为什么SLCS为高电平，还会导致USB的FIFO指针增加？？？
碰到这样的情况，有哪些解决措施？ 多谢了！

各位大侠，求救了！ 帮帮忙啊！ （Slave Fifo模式）
刚换了一片68013A，现象依旧，难道真的SLCS为高电平，芯片没有选通，SLRD还会导致USB的FIFO指针增加？？？
可是手册上写的可是 SLCS为高电平， SLRD等信号都是忽略无效的。

结贴啦， 论坛好冷清！！！
没有办法，只有把SLRD单独从CPLD译码，现在问题解决，收发自如。