|
阅读：1694回复：6
求助！
一个关于GAL16V8的简单问题：
在一个电路中，时序逻辑和组合逻辑能不能同时有效？（应该没问题！） 但我用FM软件编译并生成JED文件后，GAl却不能正常工作！现象是： 时序逻辑可以正常工作，而组合逻辑不能；但要把两个分别编译的话，都可以正常！ 我的逻辑很简单： Q1=:I1 Q2=I2 搞不清是为什么！ |
|
|
沙发#
发布于：2002-04-25 13:06
更正一下：应该是Q1:=I1
|
|
|
板凳#
发布于：2002-04-25 22:08
解决了没有？
没用过FM，只用过ABEL，你把文件里的引脚定义发上来看看 |
|
|
地板#
发布于：2002-04-25 22:10
还有文件头里芯片类型定义
|
|
|
地下室#
发布于：2002-04-26 12:28
谢谢，FM是最简单和早期的PLD开发软件，只支持GAL16V8和20V8,下面是完整的源程序：
PLD16V8 designed by cq,2002-4-23 CLK I1 I2 NC NC NC NC NC NC GND NC NC NC NC NC NC NC Q2 Q1 VCC Q1:=I1 Q2=I2 DESCRIPTION END 程序很简单，只是为了验证GAL16V8时序逻辑功能。请帮看看为什么 |
|
|
5楼#
发布于：2002-04-27 08:06
回复不及时可能对你的帮助不大，只是探讨一下吧。看了源程序，发现很多地方定义过于简单，不知道是FM比较强大，还是没有必要写出来。FM可以根据引脚定义数目自动识别16V8和20V8吗。
另附20V8的ABEL源程序一个，以供参考。 |
|
|
|
6楼#
发布于：2002-04-27 23:12
十分感谢WOOD对于我的问题的耐心解答！！
事实上，FM软件是很早期的一个，听说只能编译16V8和20V8，我们用它只是为了实现最简单一些组合逻辑、时序逻辑和三态控制，一般是用于地址译码。 它有自己的一套语法规则，你问的FM是否能根据引脚定义来识别16还是20，实际上你可能没看到，源程序的第一行： PLD16V8 ；就是声明了芯片的类型 也可能就是它的语法规则比较简单，很容易上手，不过也就注定其功能很弱！ 我现在也开始摸索起CPLD了，目的是为了减少我们设计电路中IC的数目，缩小电路板尺寸，提高灵活性！ 我是刚开始入门的，希望你多多指教！ 再次感谢！ |
|