|
阅读：916回复：3
请教一个VHDL方面的问题
我用VHDL在MaxplusII下 写了一个程序，结果报下面的错：
Error:Node\':334.IN1\'missing source Error:Node\':337.IN1\'missing source Error:Node\':343.IN1\'missing source Error:Node\':346.IN1\'missing source ... 请问什么地方出了问题 |
|
|
沙发#
发布于：2002-11-26 09:09
IN1 这个信号作为输入没有给赋值。
|
|
|
板凳#
发布于：2002-11-27 19:56
又出现这样一个错误是什么意思
Else Clause following a clock edge must hold the state of signal \"out0\" |
|
|
地板#
发布于：2002-11-28 08:45
这个问题可能与你在时钟上升或者下降沿的处理有关，具体的情况很多，我过去遇到很多次，有一点提醒你：vhdl不支持多个时钟沿的处理。
|
|