|
阅读：1694回复：4
xilinx公司软件ise 仿真中的modelsim设置问题
我在xilinx 公司的软件ise5.1中编写了一个sch图的设计电路，在调用modsim5.6版本时，总是编译不过去，即使是最简单的。原因是翻译对应的vhdl语言中涉及到Library unisim 这个库 ，而这个库明显是xinlinx公司自己的库，请问各位大侠，对于这个问题怎样在软件中设置呢？
|
|
|
沙发#
发布于：2003-05-16 12:13
你没有编译xilinx的库，不过我没有5。1的库，只有4。1
的。呵呵，你从网上找找看，然后在modelsim中编译一下就ko了。 |
|
|
|
板凳#
发布于：2003-05-17 20:11
用户被禁言,该主题自动屏蔽! |
|
|
地板#
发布于：2004-01-16 12:04
XILINX的每个库还需要编译才能用的吗？
|
|
|
|
地下室#
发布于：2004-01-17 19:34
问题是看你用了哪个MODELSIM，如果是XILINX OEM的哪个就不用编译库，可是如果你用的是MODELSIMSE的话就要从新编译库了。
|
|