高分请教，使用ACEX1K器件开发PCI接口通用板

1）是否ACEX1K器件的VCCINT接2.5V电压，VCCIO接3.3V电压？3.3V电压怎么取，我怎么看到规范上写3.3V电压不是系统提供的？
2）PCI总线连接器的VCCIO怎么用？做通用板要用到吗？
3）除了电源的去藕电容，其余的还需要注意什么吗？电源去藕是指VCCIO的去藕还是＋5V或+3.3V去藕，去藕电容阻值是多少，应该怎么用？
谢谢！

1）ACEX1K器件的VCCINT接2.5V电压，VCCIO接3.3V电压
   3.3V电压应该是你提供的
2）我没用PCI总线，所以不知道
3）电源的去藕不是必须的，但最好要有，就是在VCCINT和地之间，以及VCCIO和地之间接上去藕电容，我都选的是0.1uf

如果我使用GCLK引脚（55）作为PCI时钟输入，VCC_CKLK和GND_CKLK应该怎么接？

我也打算用acex1k开发pci板，但是由于目前芯片还没到，还没有开始动手，希望以后能够多交流

我已经开始画板子，只是还有些问题没有解决，就是上面我问的问题，不知道没有用到的引脚怎么接？
希望以后多交流。

你用quartus吗，里面有未用管脚如何处理的选项，可以做输入输出等，输出可以悬空

VCC_CKLK和GND_CKLK引脚怎么接呢？VCC_CKLK接2.5V，GND_CKLK接地可以吗？
其余的除了专用输入引脚(54,56,124,126)外都悬空吗？
我用的是MAX_PLUS II.

This pin is the power or ground for the ClockLock and ClockBoost circuitry of a PLL. To ensure noise
resistance, the power and ground supply to the ClockLock and ClockBoost circuitry should be isolated
from the power and ground to the rest of the device. If the PLL is not used, this power or ground pin
should bew connected to VCCINT or GNDINT, respectively.
这是这两个管脚的说明，分别接vccint和gndint

你把其余的管脚都定义成输出，然后悬空就可以了
另外在问一句，你用的是那个速度级别的，-1吗，你的pci卡是5v 3.3v通用的吗

我做的是通用卡，三伏五伏都包括的。我看了一下PCI的电气规范，感觉3.3伏的可以满足5V的电气要求，所以就直接将信号线直接连接了，只要FPGA芯片能承受5V电压就行了，这是我自己的看法，不知道是否正确。
用的芯片是144-3的ACEX。
谢谢你。

我看了acex的芯片资料，所有类型都支持3.3v pci，但是5v好像只有-1的可以承受
Fully compliant with the peripheral component interconnect
Special Interest Group (PCI SIG)
PCI Local Bus Specification,
Revision 2.2
for 3.3-V operation at 33 MHz or 66 MHz

-1 speed grade devices are compliant with PCI Local Bus
Specification, Revision 2.2
for 5.0-V operation
你在它们连线中做了什么处理了吗？

VCCCLK接2.5V，GNDCLK接地，54、56、124、126我都接的地。ACEX接3.3V时可以驱动5V信号，它能根据需要输出5V的信号

好像tck,tdi和tms在不用的时候也应该接vccint 和gnd

具体那个应该接地或3.3V？
我没有做什么处理，直接连接的。

TCK通过一个1K的下拉电阻接地，TDO悬空，TMS和TDI分别接一个1K的上拉电阻接3.3V。

有的主板不提供3.3V的电压，考虑到兼容性，要取主板5V电压转到3.3V。

好像比较新的主板都有3.3V了，这点应该不用担心的。

green_pine开始做了吗？进展如何？希望多交流。renzhg@sina.com

还没有，有一个芯片还没到，需要等那个芯片到了再开始，现在正在进行初步的设计

你们二个讨论的很热闹，我也准备做PCI卡，因为目前的主板上的插槽都是5v的，看规范3.3v的器件是可以用到5v的插槽上的，但不知道实际是否可行？因为PCI总线是用反射波工作的。