cy68013写数据的问题

楼主^#

更多发布于：2003-07-25 00:08

还是原来写数据的问题,以前是用VERILOG写的异步写FIFO的代码,只不过增加了一个读写仲裁模块,现在用VHDL写了个异步写FIFO的代码,但是没有增加判断读写的仲裁模块,结果就好了;有哪位高手做过相同的事情,能够告诉我是什么原因吗?

发帖回复

您需要登录后才可以回帖，登录或者注册