阅读:1215回复:3
FPGA的输出变了!
用的是ACEX1KEP50,开始输出的高低电平正常,通过扁平电缆把信号引到母板上后信号变得不堪入目(低电平表现为-2~2v左右,高电平为5~8v)现在母板上没有接其他的电路板,只有插座。
请高手指点。 |
|
沙发#
发布于:2003-08-28 14:54
电缆线不要太长,最好有几十欧的终端匹配电阻,另外看看电源的波形是否滤波,最后注意你的两个板子的地线是否连在一起,地线不连好,干扰和噪声是很大的!
|
|
板凳#
发布于:2003-08-30 09:48
现在的扁平电缆的长度是大约40厘米,不知算不算长。
两个板子已经共地,并且示波器与的地也连在一起了,应该没有问题了吧? 没有加终端匹配电阻(是不是直接串连在扁平电缆地头上就行??) 发现了一个有意思地问题:有一根FPGA的输入信号线是悬空的,因为其他的板子还没有接上,当把这根线与地搭在一起时,输出是稳定的,好的,当把这根线搭在FPGA输出的一个高电平信号线上时,输出就又乱了。 感谢斑竹回复和提醒。 |
|
地板#
发布于:2003-08-30 11:30
40cm有点长了,一般30cm以上我们都用245驱动和隔离
不知你那根未接的输入内部是否使用了,如果使用了,最好就在一个 确定的状态. 另外这根信号接高,信号又乱了,这是因为fpga内部有反馈的原因, 信号在fpga内部产生了反馈,并引起噪声电平的放大,你可以从新 优化fpga的设计,并从新编译 |
|