zhanggy_zju
驱动牛犊
驱动牛犊
  • 注册日期2003-10-04
  • 最后登录2004-10-15
  • 粉丝0
  • 关注0
  • 积分0分
  • 威望0点
  • 贡献值0点
  • 好评度0点
  • 原创分0分
  • 专家分0分
阅读:1285回复:2

请问关于FX2异步FIFO读取的问题

楼主#
更多 发布于:2003-10-28 12:09
我想用异步方式对FIFO口进行读取操作,但是对引脚时序有些模糊。
这是技术手册上的原文:
In asynchronous mode (IFCONFIG.3 = 1), the FIFO pointer is incremented on each asserted-to-deasserted transition of SLRD.
The SLOE pin enables the FD outputs.
By default, SLOE and SLRD are active-low; their polarities can be changed via the
FIFOPINPOLAR register.
我的理解是,在默认时,SLRD引脚从低位到高位的变化时读取一次数据?
但是这样似乎和书上的异步读取的时序图不一样嘛(附件)。
图上FD中的N+1是不是应该在下一次SLRD低电位是才可以啊?
麻烦哪位大侠指点一下,谢谢!
fengzhongzhige
驱动小牛
驱动小牛
  • 注册日期2003-10-10
  • 最后登录2008-04-15
  • 粉丝0
  • 关注0
  • 积分40分
  • 威望10点
  • 贡献值0点
  • 好评度40点
  • 原创分0分
  • 专家分0分
沙发#
发布于:2003-10-28 15:42
By default, SLOE and SLRD are active-low
默认情况下,SLOE 和  SLRD 是低有效,
我认为是从高到低就开始读取数据,并保持一定的时间。

PCI卡 http://blog.21ic.com/blog.asp?name=zhangdage
jinghuiren
驱动巨牛
驱动巨牛
  • 注册日期2002-06-01
  • 最后登录2008-10-27
  • 粉丝0
  • 关注0
  • 积分291分
  • 威望460点
  • 贡献值0点
  • 好评度428点
  • 原创分0分
  • 专家分0分
板凳#
发布于:2003-10-28 16:38
我也觉得楼上的说法是对的,读写是需要时间的,从时序图上来看,如果从由上升沿处才开始读数据,很有可能出现问题,因此我认为合理的理解是一旦有低电平就开始读取数据,由低变高说明一次读取的完成。
游客

返回顶部