版块
论坛
喜欢
话题
应用
搜索
登录
注册
首页
>
硬件开发
>
硬件基础
>
DSP & PLD &FPGA
>
能不能从jed格式的文件看出引脚的互连关系啊?
回复
« 返回列表
zhudeyou
驱动牛犊
注册日期
2004-01-14
最后登录
2006-08-20
粉丝
0
关注
0
积分
83分
威望
9点
贡献值
0点
好评度
8点
原创分
0分
专家分
0分
加关注
写私信
阅读:
1139
回复:
2
能不能从jed格式的文件看出引脚的互连关系啊?
楼主
#
更多
只看楼主
倒序阅读
发布于:2004-01-16 08:51
保存
要是能从jed变成VHDL就好了!不知有没这方面的东东?
喜欢
0
最新喜欢:
henshui
回复
link_bridge
驱动巨牛
注册日期
2002-11-28
最后登录
2011-05-15
粉丝
0
关注
0
积分
31分
威望
13点
贡献值
0点
好评度
2点
原创分
0分
专家分
0分
加关注
写私信
沙发
#
发布于:2004-01-16 09:01
想破解吧?
这种东西是没有的哟!
回复
(0)
喜欢
(
0
)
Si_Bin
驱动牛犊
注册日期
2003-03-27
最后登录
2008-06-16
粉丝
0
关注
0
积分
10分
威望
1点
贡献值
0点
好评度
1点
原创分
0分
专家分
0分
加关注
写私信
板凳
#
发布于:2004-01-16 10:05
用ABEL的反汇编工具反汇编一下就可以了,
出来的是逻辑表达式......对GAL我用过,很方便!
回复
(0)
喜欢
(
0
)
发帖
回复
« 返回列表
普通帖
您需要登录后才可以回帖,
登录
或者
注册
返回顶部
关闭
最新喜欢