|
阅读：1058回复：2
plx9052 单一写时序问题?
刚看到pci 9052 single cycle write这一时序图,
不太理解,想请教一下各位: 当ads#为low时,开始地址,数据传输,当blast#为low时,地址有效,当 wr#为high时开始写数据,当blast#为high时,表示最后一笔资料已经传完,那waito#和lrdyi#信号不知道是什么意思,databook上说当lrdyi#为low时表示一个写data或读data动作正在进行,但我看时序图上只持续一个clock的时长,那当它为high时,是不是write data的动作就结束了呢?... 但这样理解好象不对,databook中又讲到当blast#为High时,表示data已经结束,传输的是最后一笔资料,跟图中的lrdyi#时序又似乎有矛盾,该如何理解呢? 另外图中的LA,LAD那黑色部分是什么意思啊,是不是 表示那时候的地址/资料是无效的 有哪位大侠能讲一讲呢? |
|
|
|
沙发#
发布于：2004-07-30 14:59
用户被禁言,该主题自动屏蔽! |
|
|
板凳#
发布于：2004-07-30 18:26
谢谢猫兄,
那么能描述一下单一写的时序. 总是理解不了. |
|
|