求教各位解析HDLC链路规程的vhdl源程序

求教各位 那位写过解析HDLC链路规程的vhdl源程序 或电路（即，扣零去―7E 的源程序） 一起探讨一下 多谢 :(

我写过，你自己先考虑一下。不难的。等我有空整理整理。

一般的数据传输，包括接收和发送两个功能，HDLC协议也不例外。而且由于自身的定义特点，又增加了CRC校验功能。我用VHDL语言实现HDLC的数据收发，也是按照这3个模块的功能定义来实现的。这3个模块的功能要求：
1．接收模块。判断7E（即帧头）－> 去插0－> 存储数据；
2．CRC校验模块。对接收的数据进行CRC校验；
3．发送模块。对校验结果进行判断－> 根据要求进行其他操作－> 发送数据（发送过程中有插0操作）；
还有的工作就是模块之间的通信协调了。
出血试帖一下接收模块的程序。不知道有没有帮助。（试验用的程序，可能有bug，但基本正确）

library ieee;
use ieee.std_logic_1164.all;

entity receiver is
port(
rx : in std_logic;