版块
论坛
喜欢
话题
应用
搜索
登录
注册
roppies的个人空间
访问量
0
新鲜事
帖子
资料
http://bbs3.driverdevelop.com/index.php?m=space&uid=1371
谁用过IDT72V36(FIFO)
数据手册上好像要求同步读写时RCLK和WCLK之间必须有大于9ns的延迟,不知有什么影响另外,是不是TQPF封装的芯片不支持异步读写请指教!
回复
(
5
)
2002-07-28 21:12
来自版块 -
板卡设计
◆
◆
表情
告诉我的粉丝
提 交
jst7792
:
确实有可能如此,很多高速系统实际上就是这样做的.
(2002-07-29 10:06)
回复
roppies
:
呵呵,斑竹越说我越糊涂了 1)如果不按DataBook中所说对RCLK和WCLK之间进行延时, 还有其他的方法达到同样效果吗 2)fifo空信号若不使用芯片本身提供的,难道我自己还要 编一个fifo计数逻辑不成? 不要吓我啊
(2002-07-29 09:44)
回复
jst7792
:
高速系统中一般不使用延迟,一般依靠其他的逻辑实现FIFO的控制.低速的可以考虑延迟. fifo的使用是要仔细考虑的,fifo本身提供的控制信号未必是可以使用的.
(2002-07-29 09:22)
回复
roppies
:
延迟的作用只不过是保证控制信号的准确性.这在高速系统设计中往往是不可接受的. ----------------------------------------------- 不知斑竹这句话是什么意思,要延迟还是不要延迟 要的话会增加设计复杂性 不要的话fifo空信号不...
(2002-07-29 09:09)
回复
jst7792
:
延迟是不必要的,关于同步fifo的使用有很多问题需要考虑,延迟的作用只不过是保证控制信号的准确性.这在高速系统设计中往往是不可接受的. 是否支持异步读写和封装没有关系,你可以去找一下异步的fifo.idt的系列是比较全的
(2002-07-29 08:32)
回复
roppies
加关注
写私信
0
关注
0
粉丝
54
帖子
返回顶部