peter_wu的个人空间

访问量0

刚看到pci 9052 single cycle write这一时序图,不太理解,想请教一下各位:当ads#为low时,开始地址,数据传输,当blast#为low时,地址有效,当wr#为high时开始写数据,当blast#为high时,表示最后一笔资料已经传完,那waito#和l...

全文

回复(2) 2004-07-30 11:08 来自版块 - 板卡设计

◆ ◆

peter_wu

加关注写私信