lllggg的个人空间

shineiq：寻高人合作开发一项目,原ISA产品要升级为PCI，最好是用CPLD或FPGA做，具体情况请妹儿细谈，请速于我联系！！shineiq@163.com [编辑 - 2/23/05 by shineiq](2005-02-23 09:31)

回复

RenZhG1011：可是CBE在内存访问中的定义好象不同于IO访问，AD[1：0]决定了猝发顺序， 00 线形增加 01 高速缓存线触发器模式 1X 保留(2005-01-28 13:28)

回复

stroll：内存操作通过和be信号配合可以访问到字节。模块化设计很好。(2005-01-25 16:25)

回复

RenZhG1011：是不是内存读写不支持单数据读写，只支持突发数据传输？ 因为PCI2.2协议这么写到：在任何存储器交易中发出的起始地址是在数据段中在AD[31：2]上出现的一个双字，它的AD[1：0]用作存储器突发地址顺序。IO空间必须译码完全的32位地址。换言之，内存只能寻址到双字，IO可以寻...(2005-01-19 13:47)

回复

RenZhG1011：偶用VERILOG HDL写了32位从模式的PCI核，不过目前只支持IO读写，请问各位写内存读写和IO读写的区别主要在哪？(2005-01-18 15:05)

回复

nanjingjianghua：看你们老在讲quartusII，莫非你们都买了正版？我在网上怎么找不到啊？（只找到4.0的破解文件，找不到相应的安装程序）。 帮帮忙啊。 (2005-01-18 10:24)

回复

lsn_061：不太懂，支持一下： 软核、固核和硬核的概念以及重用 上一节中介绍了软核的概念，下面再介绍一下固核(Firm Core)和硬核(Hard Core)的概念。在某一种现场可编程门阵列(FPGA)器件上实现的，经验证是正确的总门数在5000门以上电路结构编码文件，称之为“固核...(2005-01-12 19:24)

回复

xxcat1220：楼主是好人 :P(2005-01-12 14:17)

回复

lllggg：没人告诉偶怎么直接用VHDL做层次化设计？ 哼！偶自己去学：( 。学完了接着往下下设计。有耐心的等两天，到时共享所学~~~(2005-01-11 20:32)

回复

peirose：谢谢............. :cool:(2005-01-09 17:09)

回复