下面是提示信息:$ Start of Compile#Wed Jan 22 19:49:37 2003Synplicity Verilog Compiler, version 7.0.0, Build 130R, built Nov 16 2001Copyright (C) 19...
全文
回复(1) 2003-01-24 14:54 来自版块 - DSP & PLD &FPGA
表情
iamchine查查你顶层port的定义和设计(2003-01-24 18:09)

返回顶部