版块
论坛
喜欢
话题
应用
搜索
登录
注册
tanhongliang的个人空间
访问量
0
新鲜事
帖子
资料
http://bbs3.driverdevelop.com/index.php?m=space&uid=46985
我按照书上的编的程序,综合都通过了,但是MAP时提示出错,请问是什么原因:
下面是提示信息:$ Start of Compile#Wed Jan 22 19:49:37 2003Synplicity Verilog Compiler, version 7.0.0, Build 130R, built Nov 16 2001Copyright (C) 19...
全文
回复
(
1
)
2003-01-24 14:54
来自版块 -
DSP & PLD &FPGA
◆
◆
表情
告诉我的粉丝
提 交
iamchine
:
查查你顶层port的定义和设计
(2003-01-24 18:09)
回复
tanhongliang
加关注
写私信
0
关注
0
粉丝
6
帖子
返回顶部