teleboy的个人空间

teleboy：你是说让DSP直接将数据送到9054吗？这样恐怕不行吧。一是不保险，二是当9054作为本地主时，恐怕不能控制DSP吧。我的想法(2003-10-22 11:29)

回复

freen3： 我说的也是内部的FIFO，它是怎样跟你的DPortRAM(?)接口的呢？ 我的意思是数据量不大的情况下，只用FIFO，我想这样干，行吗？ 谢谢！ (2003-10-22 11:08)

回复

teleboy：我的板子上只有DPRAM，没有FIFO，我所说的FIFO是指9054内部的读FIFO(2003-10-22 10:59)

回复

freen3：teleboy兄，我现在也在做一样的事，只不过用9052，想请教你一下，只用FIFO，或则用FIFO+DRAM,有什么样的区别，那种方案我还没定，所以想问一下你的思路。我是跟DSP 接口的。 谢谢！ (2003-10-22 09:54)

回复

teleboy： 不用NO Flush和prefetch disable ，将 PCI Target Retry Delay Clock 设置成0和1时，有Stop#信号， 但和IRDY不对齐。设成2时，读时总是重启。设成3及大于3时，没有任何信号，包括LHOLDA,LW/R，这是为什么？(2003-10-14 22:17)

回复

windyz：FIFO是不受控制的吧，寄存器里能做的也只是对FIFO满或空时告诉9054该做什么而以。(2003-10-14 20:21)

回复

teleboy：装了，有EE的话，配置会很灵活，也方便调试 没装的时候也起来过(2003-10-14 12:21)

回复

tommyliu：老大，你的板子到底装eeprom没有？ 没eeprom，起来过没有？ 多谢！(2003-10-14 11:12)

回复

jst7792：时序设计错误，寄存器用默认的没有问题。(2003-10-14 09:01)

回复