要是能从jed变成VHDL就好了!不知有没这方面的东东?
回复(2) 2004-01-16 08:51 来自版块 - DSP & PLD &FPGA
表情
Si_Bin用ABEL的反汇编工具反汇编一下就可以了, 出来的是逻辑表达式......对GAL我用过,很方便!(2004-01-16 10:05)
link_bridge想破解吧? 这种东西是没有的哟! (2004-01-16 09:01)

返回顶部