版块
论坛
喜欢
话题
应用
搜索
登录
注册
easyhawk的个人空间
访问量
0
新鲜事
帖子
资料
http://bbs3.driverdevelop.com/index.php?m=space&uid=75155
问一个很弱的问题,请问我在程序中让管脚输出高阻,怎么仿真看不出来?
reg [7:0] outp;always @ (posedge clk)outp<=8'bz;或者:wire[7:0] outp; assign outp=8'bz;两种情况在maxplus2下仿真时outp一直是0,为什么会这样?如果在将程序下载到片...
全文
回复
(
3
)
2004-06-12 00:01
来自版块 -
DSP & PLD &FPGA
◆
◆
表情
告诉我的粉丝
提 交
easyhawk
:
简单啊 用电阻上拉,测是高电平 电阻下拉,测是低电平就完了么 请问这是什么原理?你说的电阻是外接电阻吗?
(2004-06-12 20:31)
回复
geyuanqing
:
简单啊 用电阻上拉,测是高电平 电阻下拉,测是低电平就完了么
(2004-06-12 17:26)
回复
hazywxin
:
高阻用电压表量应该是3v左右吧
(2004-06-12 16:10)
回复
easyhawk
加关注
写私信
0
关注
0
粉丝
16
帖子
返回顶部