版块
论坛
喜欢
话题
应用
搜索
登录
注册
easyhawk的个人空间
访问量
0
新鲜事
帖子
资料
http://bbs3.driverdevelop.com/index.php?m=space&uid=75155
请教关于verilog中inout的问题
我的FPGA要求能够往SRAM中写数据,随后还能从中读数据,我定义数据线为inout类型,为何在maxplus2中综合时总是报错?具体如下:module test3(FDATA,M1AD,MCS,MWE,MOE,LCLK,LED); output MCS,MWE,MOE,L...
全文
回复
(
3
)
2004-06-11 21:34
来自版块 -
DSP & PLD &FPGA
◆
◆
表情
告诉我的粉丝
提 交
buaaren
:
是不是与器件有关
(2004-06-18 22:23)
回复
atuhappy
:
把31改成15就可以 不知道为什么 http://www.eetop.com.cn/cgi-bin/leoboard.cgi
(2004-06-17 21:43)
回复
easyhawk
:
顶
(2004-06-12 20:33)
回复
easyhawk
加关注
写私信
0
关注
0
粉丝
16
帖子
返回顶部