应为设计中cpld的io需要同时连接3.3V和5V的不同器件,所以想知道这个芯片是否不同的Vccio为不同的引脚供电,可实现双电压输出。

2011-03-19 11:13 来自版块 - DSP & PLD &FPGA


返回顶部