如题目:VCCINT +5V,VCCIO +3.3V,JTAG加载程序(TCK,TDI,TMS都上拉,VCC为+5V)。 除了I/O引脚外,关键引脚接法如下: 1. INPUT/GCLK1接时钟信号; 2. INPUT/OE1接+5V; 3. ... 全文

2003-09-22 22:55 来自版块 - DSP & PLD &FPGA

[编辑 - 9/22/03 by mardux][编辑 - 9/30/03 by mardux][编辑 - 10/3/03 by mardux]

2003-09-22 22:52 来自版块 - DSP & PLD &FPGA

那位大虾有的话请传一份给我。谢谢先!mardux@sina.com

2003-07-19 21:49 来自版块 - DSP & PLD &FPGA

就是那个叫hex6x的东东?(我在TI的网站上没有找到),如果那位大虾有的话就email一个给我。mardux@sina.com,谢谢先!

2003-04-11 13:59 来自版块 - DSP & PLD &FPGA

开发环境:ccs2.0,c6701目标板,仿真器编译,连接,加载程序ok,但是用ccs2.0中的debug\\reset cpu之后,代码全部变成: .word 0xf010f010当然运行程序时就出乱子了。请大虾帮指点?急?

2003-03-09 16:34 来自版块 - DSP & PLD &FPGA

开发环境:ccs2.0,仿真器,c6701目标板连接时出错:(从memory map和cmd文件都没有查出问题)>> error: relocation overflow occured at address 0x00000000 in section \... 全文

2003-03-02 19:05 来自版块 - DSP & PLD &FPGA

请教大虾:问题见标题。工作环境:CCS2.0,ICETEK-5100USB,C6701目标板前几天工作一切正常(CCS中编译,连接并且通过仿真器加载程序都OK),但目前编译和连接都可以,但是加载程序出现错误:verify data error at 0x0; check targ... 全文

2003-02-24 14:22 来自版块 - DSP & PLD &FPGA

我目前正在用C6701开发一个板子,希望目前用C6000的朋友讲讲心得!

2002-11-21 22:05 来自版块 - DSP & PLD &FPGA


返回顶部