chyjs的个人空间

chyjs： 关于Stratix EP1S20 中自带ALTDQ，DQS的使用问题请教

我用Stratix EP1S20 中自带ALTDQ，DQS组成DDR控制器的DQ和DQS。现在我在MODELSIM上功能仿真通过了，但是当我用QUARTUS4。1编译、综合程序时，总是说我有错：Error: Signal from combout port of DQS I/O ... 全文

2005-03-01 22:04 来自版块 - DSP & PLD &FPGA

chyjs： 请教：关于SDRAM的刷新问题

请问：我的DDR器件要求800个时钟，刷新一下。如果我每400个时钟，都有个PRECHAREGE关BANK行为。是不是就不需要再刷新了？

2005-01-27 21:08 来自版块 - DSP & PLD &FPGA

chyjs： 请问谁有CY7C09449的SDK？

麻烦给个CY7C09449的DEVELOPER’S GUIDE

2004-12-06 13:00 来自版块 - 板卡设计

chyjs： 请问谁有CY7C09449的SDK？

麻烦各位给传个CY7C09449的SDK吧？！

2004-12-06 11:26 来自版块 - 板卡设计