flxflx的个人空间

flxflx： IIR 滤波器设计心得

我今年开始学FPGA的,刚好公司要做一音调控制(EQ)均衡器,我就找了些资料,终于成功了,现将我的体会留个大家,望多指教:1)VHDL的寄存器引入条件,对于刚学习的人很容易误引入寄存器,这样会影响到FPGA的资源和速度,因此要区分if else 与if的区别,单独用if时很容易合... 全文

2004-09-27 22:11 来自版块 - DSP & PLD &FPGA